FPGA、Verilogの学習。 苦戦していたDE0でジュリア集合を描画する件を一旦完了。この動画が目標。 で、こんな感じにはできた。 ・ジュリア集合は浮動小数点数がなくてもなんとかなる。 固定小数でもなく整数値のみでやれた。 ・ジュリア集合の複数回の計算処…

QSysでSysIDを追加するとGenerateで以下のエラーが発生する。qsys simulation model generation failedとりあえすsimulation云々みたいなので、Generationタブの「Create simulation modl」をNoneにして実行したらエラーは消えた。良く分かんないけど突き進…

QuartusIIにて論理合成が完了しない。 80%で50分位待っても止まったまま。結局、以下の様な記載があった為。 while ((c < 32768) && (count > 0)) beginこれをこうしたらサクッと終わった。 while (count > 0) begin if (c >= 32768) begin disable FOR_BREA…

SystemVerilogにはなっているがダメ。かれこれ１週間。。 今VarilogソースをVHDLに移植中。

DE0のDE0_SDCARDを「Nios II 13.0 Software Build Tools for Eclipse」でビルド出来た。DVD付属のプロジェクトをコピーするだけではダメで、bspとからめる必要があるみたい。 「DE0_SOPC.sopcinfo」を元にbspのプロジェクトを作って、そこにmain.cなどをコピ…

はまったわっ！ 解決してからhttp://d.hatena.ne.jp/nowokay/20130106に書いてあった。 あと、PDFのP.15を見れば良かった。 追記。P.38の温度計もだっ。 そのせいでMCP9701がアッツアッツになってたの？ もっかいチャレンジする。

お安いFPGAボード Avnet Spartan-6 LX9 MicroBoard を遊びで購入したが、AvnetのチュートリアルはFPGA未経験の私にとって良く判らん。可能な限りシンプルなやり方でFPGAを動かしてみたい。 で、そのやり方。 ※ツッコンでください。 ※USBのドライバとかは入っ…